Bài giảng Cấu trúc máy tính - Chương 2: Bus và truyền thông tin trong máy tính

Nội dung text: Bài giảng Cấu trúc máy tính - Chương 2: Bus và truyền thông tin trong máy tính

1. CÂU TRUC MAY TINH CHƯƠNG 2: BUS VÀ TRUYỀN THÔNG TIN TRONG MÁY TÍNH
2. Nôi dung cua chương 2 2.1. Định nghĩa Bus 2.2. Phân loại Bus 2.3. Bus mở rộng
3. 2.1. Đị nh nghĩa Bus . Bus là đường truyền tín hiệu điện nối các thiết bị khác nhau trong một hệ thống máy tính. . Bus có nhiều dây dẫn được gắn trên mainboard, trên các dây này có các đầu nối đưa ra, các đầu này được sắp xếp và cách nhau những khoảng quy định để có thể cắm vào đó những I/O board hay board bộ nhớ (bus hệ thống – system bus)
4. 2.1. Đị nh nghĩa Bus (ti ế p) . Các bus chức năng:  Bus địa chỉ  Bus dữ liệu  Bus điều khiển . Độ rộng bus: là số đường dây của bus có thể truyền các bit thông tin đồng thời (chỉ dùng cho bus địa chỉ và bus dữ liệu).
5. Bus đị a ch ỉ . Chức năng: vận chuyển địa chỉ để xác định ngăn nhớ hay cổng vào-ra . Độ rộng bus địa chỉ: xác định dung lượng bộ nhớ cực đại của hệ thống.  Nếu độ rộng bus địa chỉ là N bit : AN-1, AN-2, A2, A1, A0 có thể đánh địa chỉ tối đa cho 2N ngăn nhớ . Ví dụ: Bộ xử lý Pentium có bus địa chỉ 32 bit không gian địa chỉ là 232 byte = 4GBytes (đánh địa chỉ theo byte)
6. Bus dữ li ệ u . Chứ c năng:  vậ n chuy ể n l ệ nh t ừ b ộ nh ớ đ ế n CPU  vậ n chuy ể n d ữ li ệ u gi ữ a CPU, các mô đun nh ớ và mô đun vào-ra vớ i nhau . Độ r ộ ng bus d ữ li ệ u: Xác đị nh s ố bit d ữ li ệ u có th ể đ ượ c trao đổ i đ ồ ng th ờ i.  M bit: DM-1, DM-2, D2, D1, D0  M thườ ng là 8, 16, 32, 64,128 bit. . Ví dụ: Các bộ x ử lý Pentium có bus d ữ li ệ u 64 bit
7. Bus điề u khi ể n . Chứ c năng: vậ n chuy ể n các tín hi ệ u đi ề u khi ể n . Các loạ i tín hi ệ u đi ề u khi ể n:  Các tín hiệ u phát ra t ừ CPU đ ể đi ề u khi ể n mô-đun nh ớ và mô-đun vào-ra  Các tín hiệ u t ừ mô-đun nh ớ hay mô-đun vào-ra g ử i đ ế n yêu cầ u CPU.
8. Đặ c đi ể m c ủ a c ấ u trúc đ ơ n bus . Bus hệố th ng ch ỉụụượộ ph c v đ c m t yêu c ầ u trao đ ổữệạ i d li u t i mộ t th ờ i đi ể m . Bus hệ th ố ng ph ả i có t ố c đ ộ b ằ ng t ố c đ ộ bus c ủ a mô-đun nhanh nhấ t trong h ệ th ố ng . Bus hệ th ố ng ph ụ thu ộ c vào c ấ u trúc bus (các tín hi ệ u) c ủ a b ộ xử lý các mô-đun nh ớ và các mô-đun vào-ra cũng ph ụ thu ộ c vào bộ x ử lý. . Vì vậ y c ầ n ph ả i phân c ấ p bus đa bus
9. Phân cấ p bus trong máy tính . Phân cấ p bus cho các thành ph ầ n:  Bus củ a b ộ x ử lý  Bus củ a b ộ nh ớ chính  Các bus vào-ra . Phân cấ p bus khác nhau v ề t ố c đ ộ . Bus bộ nh ớ chính và các bus vào-ra không ph ụ thu ộ c vào b ộ x ử lý cụ th ể
10. Các bus điể n hình trong PC . Bus củ a b ộ x ử lý (Front Side Bus - FSB): có t ố c đ ộ nhanh nh ấ t . Bus củ a b ộ nh ớ chính (n ố i ghép v ớ i các mô-đun RAM) . AGP bus(Accelerated Graphic Port) - Bus đồ h ọ a tăng t ố c: n ố i ghép card màn hình tăng tố c. . PCI bus(Peripheral Component Interconnect): nố i ghép v ớ i các thiế t b ị ngo ạ i vi có t ố c đ ộ trao đ ổ i d ữ li ệ u nhanh. . USB (Universal Serial Bus): Bus nố i ti ế p đa năng . IDE (Integrated Device Electronics): Bus kế t n ố i v ớ i ổ đĩa c ứ ng hoặ c ổ đĩa CD, DVD
11. Máy tính pentim 4 dùng Chipset 845
12. 2.2. Phân loạ i Bus . Các bus trong hệ th ố ng máy tính
13. 2.2. Phân loạ i Bus (ti ế p) . Bus thương phân loai theo 3 cach sau:  Theo tô chưc phân cưng  Theo giao thưc truyên thông (bus đông bô va không đông bô)  Theo loai tin hiêu truyên trên bus (bus đia chi, bus dư liêu )
14. 2.2. Phân loạ i Bus (ti ế p) 1. Bus hệ th ố ng:  Thương co nhiêu thiêt bi nôi vơi bus.  Môt sô la tich cưc (master)  Môt sô chơ yêu câu tư cac thiêt bi khac (slave)  Vi du: . CPU ra lênh cho bô điêu khiên đia đoc/ghi môt khôi dl thi CPU la master con đia la slave. . Bô điêu khiên đia ra lênh cho bô nhơ nhân dư liêu thi no lai giư vai tro master
15. 2. Bus Driver và Bus Receiver . Tín hiệ u trong máy tính phát ra th ườ ng không đ ủ đ ể đi ề u khi ể n bus nhấ t là khi bus khá dài và có nhi ề u thi ế t b ị n ố i v ớ i nó các bus master đượ c n ố i v ớ i bus thông qua 1 chip g ọ i là bus driver ( cơ b ả n nó là b ộ khu ế ch đ ạ i tín hi ệ u s ố . . Slave đượ c n ố i v ớ i bus thông qua bus receiver. . Đố i v ớ i các thi ế t b ị khi là master, khi là slave ng ườ i ta dùng 1 chip kế t h ợ p g ọ i là transceiver.
16. 3. Bus đồ ng b ộ - Synchronous bus  Co môt đương điêu khiên bơi môt bô dao đông thach anh.  Tin hiêu co dang đương song vuông vơi tân sô 5MHz đên 50MHz.  Moi hoat đông cua bus xây ra trong môt sô nguyên lân chu ky va đươc goi la chu ky bus.
17. 3. Bus đồ ng b ộ - Synchronous bus (tiếp) . Gian đô thơi gian cua bus đông bô
18. 3. Bus đồ ng b ộ - Synchronous bus (tiếp)  Read cylce: chu ky đoc  φ xung clock  Address: đia chi  Data: dư liêu  MREQ: tin hiêu yêu câu bô nhơ  RD: tin hiêu yêu câu đoc.  Memory address to be read: đia chi bô nhơ đa ôn đinh
19. 4. Bus bât đông bô-Asynchronous bus  Không sư dung xung clock đông bô  Chu ky co thê keo dai tuy y va co thê khac nhau đôi vơi cac câp thiêt bi khac nhau.  Chủ yếu gồm 4 tín hiệu sau: MSYN tích cực SSYN bù tích cực để đáp lại tín hiệu MSYN MSYN được đảo để đáp lại tín hiệu SSYN bù (tích cực) SSYN bù được đảo để đáp lại tín hiệu MSYN không tích cực
20. 4. Bus bât đông bô-Asynchronous bus (tiếp)
21. 5. Phân xử bus  Không phai chi co CPU lam bus master  Cac chip I/O cung co luc lam bus master co thê đoc hay ghi bô nhơ va goi ngăt.  Điêu gi xay ra khi 2 thiêt bi trơ lên cân lam bus master. Cơ chê phân xư bus.
22. 6. Phân xử bus t ậ p trung . Nhiêu vi xư ly co đơn vi phân xư đươc chê tao năm ngay trong chip CPU. . Trong môt sô may tinh mini đơn vi nay năm ngoai chip CPU . Theo cơ chê nay thi bô phân xư (arbiter) chi co thê biêt co yêu câu chiêm dung bus bay không ma không biêt co bao nhiêu đơn vi muôn chiêm dung bus. . Khi arbiter nhân đươc yêu câu no se phat ra môt tin hiêu cho phep trên đương dây (bus grant: cho phep sư dung bus) đương dây nay nôi qua tât ca cac I/O theo kiêu nôi tiêp.
23. 6. Phân xử bus t ậ p trung (ti ế p) . Phân xư bus tâp trung môt mưc nôi tiêp.
24. 6. Phân xử bus t ậ p trung (ti ế p) . Phân xư bus tâp trung 2 mưc
25. 9. Phân xư bus không tâp trung . Cơ chê đươc thưc hiên như sau:
26. 9. Phân xư bus không tâp trung (tiếp)  Bus request: yêu câu chiêm dung bus  Bus busy: đương bao bân, đương bus master đăt ơ mưc tich cưc khi co thiêt bi đang chiêm dung bus  Bus arbitration: đươc măc nôi tiêp thanh môt chuôi xich qua tât ca cac thiêt bi ngoai vi. Đâu cua chuôi nay đươc găn vơi điên ap 5V cua nguôn nuôi.
27. 10. Xử lý ng ắ t . Trên đây đã khả o sát các chu kỳ bus thông th ườ ng, trong đó master gử i thông tin t ớ i slave. . Mộ t ứ ng d ụ ng quan tr ọ ng n ữ a c ủ a bus là dùng đ ể x ử lý ng ắ t . Khi CPU ra lệ nh cho thi ế t b ị I/O làm m ộ t vi ệ c gì đó, nó th ườ ng chờ đ ợ i tín hi ệ u ng ắ t do thi ế t b ị I/O phát ra khi hoàn thành công việ c đ ượ c CPU yêu c ầ u. . Khi nhậ n đ ượ c tín hi ệ u ng ắ t, CPU s ẽ đáp ứ ng ngay, có th ể nh ậ n dữệ li u do thi ếị t b I/O truy ềề n v , hay g ởếữệ i ti p d li u ra thi ếị t b I/O, hay CPU sẽ s ử d ụ ng bus cho m ộ t thao tác khác . . Như v ậ y chính ng ắ t phát ra tín hi ệ u yêu c ầ u s ử d ụ ng bus
28. 10. Xử lý ng ắ t (ti ế p) . Khái niệ m chung v ề ng ắ t: Ng ắ t là c ơ ch ế cho phép CPU t ạ m dừ ng ch ươ ng trình đang th ự c hi ệ n đ ể chuy ể n sang th ự c hi ệ n mộ t ch ươ ng trình khác, g ọ i là chươ ng trình con ph ụ c v ụ ng ắ t. . Các loạ i ng ắ t:  Ngắ t do l ỗ i khi th ự c hi ệ n ch ươ ng trình, ví d ụ : tràn s ố , chia cho 0.  Ngắ t do l ỗ i ph ầ n c ứ ng, ví d ụ l ỗ i b ộ nh ớ RAM.  Ngắ t do mô-đun vào-ra phát tín hi ệ u ng ắ t đ ế n CPU yêu c ầ u trao đổ i d ữ li ệ u.
29. Hoạ t đ ộ ng ng ắ t . Sau khi hoàn thành mỗ i m ộ t l ệ nh, b ộ x ử lý ki ể m tra tín hi ệ u ng ắ t . Nế u không có ng ắ t bộ x ử lý nh ậ n l ệ nh ti ế ptheo c ủ a ch ươ ng trình hi ệ n tạ i . Nế u có tín hi ệ u ng ắ t:  Tạ m d ừ ng ch ươ ng trình đang th ự c hi ệ n  Cấ t ng ữ c ả nh (các thông tin liên quan đ ế n ch ươ ng trình b ị ng ắ t)  Thiế t l ậ p PC tr ỏ đ ế n ch ươ ng trình con ph ụ c v ụ ng ắ t  Chuyể n sang th ự c hi ệ n ch ươ ng trình con ph ụ c v ụ ng ắ t  Cuốươ i ch ng trình con ph ụụắ c v ng t, khôi ph ụữả c ng c nh và ti ếụ p t c chươ ng trình đang b ị t ạ m d ừ ng
30. Hoạ t đ ộ ng ng ắ t (ti ế p)
31. Chu trình vớ i l ệ nh ng ắ t
32. Xử lý v ớ i nhi ề u tín hi ệ u ng ắ t . Xử lý ng ắ t tu ầ n t ự  Khi mộ t ng ắ t đang đ ượ c th ự c hi ệ n, các ng ắ t khác s ẽ b ị c ấ m.  Bộ x ử lý s ẽ b ỏ qua các ng ắ t ti ế p theo trong khi đang x ử lý m ộ t ng ắ t  Các ngắẫ t v n đang đ ợượể i và đ c ki m tra sau khi ng ắầ t đ u tiên đ ượử c x lý xong  Các ngắ t đ ượ c th ự c hi ệ n tu ầ n t ự . Xử lý ng ắ t ư u tiên  Các ngắ t đ ượ c đ ị nh nghĩa m ứ c ư u tiên khác nhau  Ngắ t có m ứư c u tiên th ấơ p h n có th ểịắởắư b ng t b i ng t u tiên cao h ơ n xẩ y ra ng ắ t l ồ ng nhau
33. 2.3. Bus mở r ộ ng - expansion bus . Bus mở r ộ ng cho phép PC liên l ạ c đ ượ c v ớ i các thi ế t b ị ngo ạ i vi, các thiế t b ị này đ ượ c cài đ ặ t qua các khe c ắ m m ở r ộ ng (expansion slot). Các thông số chính c ủ a bus m ở r ộ ng: t ố c đ ộ truyềố n t i đa gi ữ a các thi ếịớ t b v i nhau và gi ữ a các thi ếịớộ t b v i b nhớ chính, s ốườ đ ng đ ị a ch ỉốượ (s l ng ô nh ớ có th ểượ đ c truy xuấ t b ở i 1 thi ế t b), ị s ố đ ườ ng ng ắ t c ứ ng, .
34. 1. Bus ISA ( Industry Standard Architecture) . Bus ISA dùng cho hệ th ố ng ch ỉ đ ượ c đi ề u khi ể n b ở i 1 CPU trên bả ng m ạ ch chính . Bus ISA ban đầ u có đ ộ r ộ ng d ữ li ệ u 8 bit, t ầ n s ố 4,77 Mhz . Bus ISA cả i ti ế n có đ ộ r ộ ng d ữ li ệ u 16 bit, t ầ n s ố 8 Mhz.
35. 2. Bus EISA và MCA . Bus EISA (Extended ISA) là chuẩ n m ở r ộ ng c ủ a ISA đ ể b ố trí các dữệ li u 32 bit nh ưẫươ ng v n t ng thích đ ượớạ c v i m ch ghép n ố i cũ. . Bus MCA (Micro Channel Architecture)  Phụ c v ụ cho h ệ th ố ng IBM PS/2 không t ươ ng thích v ớ i ISA  Có thể ho ạ t đ ộ ng v ớ i 16 hay 32 bit d ữ li ệ u.
36. 3. Bus cụ c b ộ (Local bus) . Chuẩ n các bus cụ c b ộ tạ o thêm các khe cắ m m ở r ộ ng nố i tr ự c tiế p vào bus c ụ c b ộ (bus n ố i gi ữ a CPU và các b ộ đ ệ m) . Do vậ y, bus m ở r ộ ng lo ạ i này cho phép truy xu ấ t lên trên 32 bit cũng như t ậ n d ụ ng đ ượ c t ố c đ ộ xung clock c ủ a chính CPU, tránh đượ c rào c ả n 8.33MHz c ủ a bus h ệ th ố ng . Theo hướ ng gi ả i quy ế t này, Intel đã phát tri ể n bus PCI và U ỷ ban VESA (Video Electronics Standards Association) đã phát triể n bus VL
37. 4. Bus PCI(Peripheral Component Interconnect)
38. 5. Bus VL - VESA local bus . Giố ng nh ư PCI, bus VL cũng phân cách gi ữ a h ệ CPU, b ộ nh ớ chính, và bus mở r ộ ng chu ẩ n . Bus VL chỉ làm vi ệ c v ớ i 32 bits, trong t ươ ng lai s ẽ đ ượ c m ở r ộ ng đế n 64 bits.
39. 5. Bus VL - VESA local bus (tiế p)