Bài giảng Cấu trúc máy tính - Chương 5: Bộ nhớ Dram

Nội dung text: Bài giảng Cấu trúc máy tính - Chương 5: Bộ nhớ Dram

1. Chương 5 BỘ NHỚ DRAM Nội dung vMột số khái niệm vCác công nghệ bộ nhớ DRAM vCác dạng bản mạch bộ nhớ DRAM vLắp đặt
2. RAM (Random Access Memory) 01 § Bộ nhớ bán dẫn: Thông tin mất khi ngắt nguồn § Có thể ghi/đọc, thời gian không phụ thuộc vị trí ô nhớ q SRAM (Static RAM) w Là loại RAM tĩnh, do không phải làm tươi w Dung lượng nhỏ, tốc độ nhanh, thời gian truy cập 25-2ns w Xây dựng từ các Flip-Flop w Thường dùng làm bộ nhớ Cache q DRAM (Dynamic RAM) w Là loại RAM động, phải làm tươi “Refresh” w Dung lượng lớn, tốc độ chậm, thời gian truy cập 120- 3ns w Mỗi ô nhớ gồm một transistor MOS và một tụ điện w Dùng làm bộ nhớ chính (Main Memory) a KhácKhác biệtbiệt cơcơ bảnbản giữagiữa SRAMSRAM vàvà DRAM?DRAM? ± Dung lượng? Tốc độ? Làm tươi thông tin?Dung lượng? Tốc độ? Làm tươi thông tin?
3. DRAM (Dynamic Random Access Memory) 01 Bộ nhớ thao tác, chứa phần mềm hệ thống (HĐH), phần mềm và dữ liệu của các trình ứng dụng đang hoạt động. Phân bổ địa chỉ của các vùng chức năng tại vùng nhớ đầu tiên: Địa chỉ vật lý Địa chỉ đoạn 0000000 Vùng nhớ Vùng nhớ quy ước quy ước 0000 640KB dành cho HĐH và NSD (RAM) 09FFFF 0A0000 Vùng nhớ dành cho A000 128KB 0BFFFF hiển thị (Video RAM) 0C0000 Vùng nhớ dự phòng dành cho ROM VIDEO C000 128KB 0DFFFF mở rộng (C000,C800,D000,D800) & 0E0000 Vùng nhớ dự phòng dành cho RAM ROM E000 64 KB 0EFFFF hệ thống 0F0000h F000 64KB Vùng nhớ ROM hệ thống 0FFFFF Vùng nhớ 100000 Mở rộng 15MB Vùng nhớ mở rộng (RAM) FFFFFF
4. 1. MỘT SỐ KHÁI NIỆM 01 ± Tốc độ xử lý của CPU phụ thuộc vào tốc độ bộ nhớ ± Sự phát triển tốc độ: CPU, chipset nhanh, bộ nhớ chậm hơn 4 TốcTốc độđộ củacủa bộbộ nhớnhớ · Ảnh hưởng tới tốc độ xử lý của toàn hệ thống · Có nhiều thông số với các đơn vị khác nhau · MHz? MB/s - Gb/s? · Tốc độ bus hệ thống · Đánh giá tốc độ? · Tốc độ bộ nhớ Khái niệmKhái niệm S Tần số xung đồng hồ (Clock Frequency)Tần số xung đồng hồ (Clock Frequency) S Độ rộng bus dữ liệu (Data bus width)Độ rộng bus dữ liệu (Data bus width) S Băng thông và tốc độ truyền dữ liệuBăng thông và tốc độ truyền dữ liệu
5. Tốc độ của bộ nhớ 01 q TầnTần sốsố xungxung đồngđồng hồhồ (Clock Frequency) u Dùng đơn vị MHz (hoặc GHz). u Tần số của bus bộ nhớ phụ thuộc vào bus FSB u Là giới hạn tần số của bộ nhớ chính. VD: Mainboard có FSB 133 MHz, bus bộ nhớ sẽ là 133 MHz. Dùng SDRAM PC100/ 133MHz  chu kỳ đồng hồ = 10ns / 7.5ns q ĐộĐộ rộngrộng busbus dữdữ liệuliệu (Data bus width) u Khối bộ nhớ (bank) ~ với độ rộng bus dữ liệu ngoài CPU · Từ Pentium độ rộng bus 64-bit (gấp đôi 486) u Bus dữ liệu ngoài của DRAM = kích thước bus dữ liệu bộ xử lý · Xác định tốc độ kết nối của bộ nhớ với hệ thống. · EDO RAM 32-bit, RIMM 16-bit, DIMM tất cả đều 64-bit u Bus nội của DRAM, tùy thuộc từng loại: độ rộng 1, 2, 4 hay 8bit.
6. Tốc độ của bộ nhớ 01 q BăngBăng thôngthông vàvà tốctốc độđộ truyềntruyền dữdữ liệuliệu w Cho biết khả năng đáp ứng yêu cầu truyền dữ liệu của bus. w Tốc độ PBW (peak bandwidth) được tính theo công thức: PBW = Tốc độ xung x Độ rộng bus Băng thông (bandwidth) § Được dùng cho bus FSB, đơn vị GB/s (hoặc MB/s). § FSB 133MHz, bus dữ liệu 64-bit (8byte)  PBW = 1.06 GB/s. Tốc độ truyền dữ liệu (Data transfers) § Dùng cho bộ nhớ: thông lượng dữ liệu bus bộ nhớ cung cấp. § Bus dữ liệu ngoài của bộ nhớ: thường dùng GB/s (hoặc MB/s), § Bus dữ liệu trong: dùng đơn vị MT/s (Million Transfers per second- triệu bit/giây) § SDRAM PC100: tốc độ của bus ngoài = 100 MHz x 8 Bytes = 800MB/s, bus nội = 100 MHz x 1 bit = 100 MT/s.
7. Kỹ thuật truy nhập bộ nhớ 01 4 TruyTruy nhậpnhập theotheo phânphân trangtrang FPMFPM (Fast(Fast PagePage Mode)Mode) · Bộ nhớ chia thành các trang 512byte ÷ 4KB · Xác định địa chỉ hàng cho ô nhớ cần truy nhập · Giữ nguyên địa chỉ hàng, thay đổi địa chỉ cột của ô nhớ · Truy nhập ô nhớ đã xác định · Truy nhập theo địa chỉ khối, dạng 5-3-3-3 4 KỹKỹ thuậtthuật HyperHyper PagePage ModeMode củacủa EDOEDO RAMRAM · Cải tiến việc đưa dữ liệu ra (Extended Data Out) · Truy nhập khối này, nạp trước địa chỉ cột khối sau. · Khối trước hoàn thành gửi dữ liệu, khối sau đã nạp xong địa chỉ cột, do vậy tiết kiệm được một chu kỳ. · Dạng truy nhập của EDO: 5-2-2-2  cần 11 chu kỳ/ 4 lần truy nhập
8. Kỹ thuật truy nhập bộ nhớ 01 4 KỹKỹ thuậtthuật truytruy nhậpnhập theotheo loạtloạt (burst(burst mode)mode) · Tăng hiệu năng truy nhập bộ nhớ so với Page Mode § Xác định địa chỉ hàng, cột cho ô nhớ cần truy nhập § Truy nhập ô nhớ đã xác định § Truy nhập 3 địa chỉ liền kề, không cần thêm trạng thái chờ xác định địa chỉ (latency)  Mỗi loạt truy nhập: thực hiện 4 lần truyền dữ liệu liên tiếp. · Số chu kỳ cần thiết cho 4 lần truyền sẽ giảm: § SDRAM, đưa ra chuỗi 4 từ dữ liệu cho mỗi loạt truy nhập § DDR, tăng lên 8: tương tự như là 2 chuỗi 4 từ của SDRAM. · Chế độ 5-1-1-1, SDRAM chỉ cần 8 chu kỳ cho 4 lần truyền dữ liệu
9. Kỹ thuật truy nhập bộ nhớ 01 4 Thời gian truy nhập ± FPM/EDO RAM ± SDRAM § Giá trị -70, -60 (-6), –50 (-5) § Giá trị -12, -10, -8 q tRAC (random access time) q tAC (access time) · Thời gian truy nhập bộ nhớ · Thời gian cần thiết cho việc đưa  tRAC = 70, 60 hay 50ns dữ liệu ra tiếp theo trong chế độ · Page Mode  4 lần truy nhập: truyền loạt (SDR 100 tAC  6ns) t4= tRAC + 3 x tPC  Quy đổi ~ tRAC=37ns · VD: DRAM 70ns có: · Chu kỳ của loạt được coi là chu t4 = 70ns + 3 x 40ns = 190ns kỳ xung nhịp · 60ns FPM có tPC = 35ns · tCLK = 12, 10 hay 8ns EDO có tPC = 25ns. · ~ xung nhịp 83, 100, 125 MHz
10. ĐỘ TRỄ 01 4 Độ trễ CAS (CAS Lattency) · CL là một phần của độ trễ bộ nhớ, · Nguyên nhân quan trọng gây nên tắc cổ chai dữ liệu CL = tCAC / tCLK CL = tCAC / tCLK § tCLK (Clock Cycle time): thời gian của một chu kỳ nhịp § tCAC (Column Access Time): thời gian cần thiết từ khi thiết lập địa chỉ cột tới khi truy nhập được dữ liệu Ø SDRAM 100MHz: tCAC=20ns, tCLK=10ns  CL=2 (CAS2) Ø DDR 266MHz: tCAC=18ns, tCLK=7.5ns  CL=2.5 (CAS2.5)
11. Chẵn lẻ Parity và mã sửa lỗi ECC 01 § Lỗi cứng (hard fail): Hư hỏng của RAM  thay thế RAM. § Lỗi mềm (soft error): không thường xuyên, không có chu kỳ xác định và nguyên nhân không rõ ràng q ParityParity · Thêm 1 chip riêng bổ sung bit kiểm tra - bit chẵn lẻ (parity). · Cho phép kiểm tra tính toàn vẹn của 1 byte dữ liệu · Lỗi 1bit chiếm 98% các lỗi q ECCECC ((ErrorError CorrectingCorrecting CodeCode)) · ECC có thể sửa được các lỗi 1-bit, · cho phép hệ thống tiếp tục hoạt động, không làm sai lệch dữ liệu. · Phát hiện các lỗi 2-bit, không sửa được.
12. 2. CÁC CÔNG NGHỆ BỘ NHỚ DRAM 01 v FPMFPM DRAMDRAM (Fast(Fast PagePage Mode)Mode) · Dùng chế độ phân trang, thời gian truy cập ~ 120-60ns · Các loại SIMM 30 và 72 chân, bus < 66MHz v EDOEDO RAMRAM ((ExtendedExtended DataData OutOut)) · Dùng các chip DRAM như FPM, nhưng mở rộng đưa dữ liệu ra · Các loại SIMM 72 và 168 chân, bus 66MHz /60-50ns v RDRAMRDRAM ((RambusRambus)) · Phát triển thành một dạng bus bộ nhớ tốc độ truyền rất cao · Giao tiếp bus dạng gói rộng 16-bit (+2-bit parity), · Tốc độ tới 800MHz hoặc hơn, tốc độ truyền 1.6 GB/s · Ghép thành các module RIMM, mắc song song cần CRIMM · Rambus cần latency ít hơn nhiều so với SDR (CAS 1, tối đa 2.5ns)
13. SDR SDRAM (Single Data Rate SDRAM) 01 ± SDRAM là DRAM đồng bộ (Synchronous), ± Các lệnh, địa chỉ và tín hiệu điều khiển đồng bộ với bus bộ nhớ Nguyên lý hoạt động EDO/FPM DRAM? 4 Truy nhập bộ nhớ theo loạt (burst mode) w Xác định địa chỉ hàng, cột cho ô nhớ cần truy nhập w Truy nhập 3 địa chỉ liền kề, không cần thêm latency _ Giới hạn 4 lần truy nhập, số chu kỳ giảm § SDRAM chỉ cần 8 chu kỳ (chế độ 5-1-1-1) § EDO/FPM cần 11/14 chu kỳ (5-2-2-2/5-3-3-3) _ Thời gian truy nhập tAC (Access time): § Thời gian cần thiết thực hiện loạt truy nhập tiếp theo § PC-100 SDRAM: tAC ~ 6ns § # T.gian truy nhập bộ nhớ tRAC (random access time) của EDO
14. SDR SDRAM 01 Core Frequency = 100 MHz Clock Freq = 100 MHz Data Freq = 100 MHz Ma trận Bộ tiền nạp Đệm các bit nhớ Data dữ liệu prefetch Memory cell array I/O Buffers 4 Truyền dữ liệu đồng bộ w Chuyển 1bit dữ liệu cho bộ đệm dữ liệu w Dữ liệu truyền theo cạnh lên của sườn xung w Hỗ trợ tốc độ bus cao hơn 100, 133 MHz  w Thời gian của một chu kỳ nhịp tCLK (Clock Cycle) = 10ns, 7.5 ns Standard Core Clock Module Bandwidth Data transfers name frequency cycle name SDRAM 66 66 MHz 15 ns PC 66 533 MB/s 66 MT/s SDRAM 100 100 MHz 10 ns PC 100 800 MB/s 100 MT/s SDRAM 133 133 MHz 7.5 ns PC 133 1066 MB/s 133 MT/s
15. DDR1 SDRAM (Double Data Rate one SDRAM) 01 ± Là P.P nâng cao tốc độ truyền thông tin của DRAM DDR ± Không cần thay đổi bus bộ nhớ  SDRAM: đồng bộ với nhịp đồng hồ  SDR1 SDRAM Tại sao tốc độ tăng gấp 2 lần? Clock Freq = 100 MHz Data Freq = 100 MHz Ghi/ đọc dữ liệu theo cả 2 cạnh xung: SDR Đệm § Cạnh xuống: chu kỳ chẵn (even cycle) dữ liệu I/O Buffers § Cạnh lên: chu kỳ lẻ (odd cycle) Chẵn Lẻ Đồng hồ Clock Freq = 100 MHz Data Freq = 200 MHz DDR1 Đệm 0 1 2 3 4 5 6 7 dữ liệu I/O Buffers Khởi động truyền dữ liệu trên chu kỳ chẵn
16. DDR1 SDRAM 01 r Cơ chế kết thúc bộ nhớ (MT - Memory Termination): § Dùng mạch điều khiển trên bảng mạch chính. § Tăng khả năng mất ổn định khi tốc độ xung tăng r Độ trễ: CAS 2, 2.5 hoặc 3, trễ ghi 1 chu kỳ Tên gọi ? ± Tên chuẩn: Theo tần số xung (gấp đôi) ± Tên modul: Theo độ rộng dải tần (bandwidth) Bảng 3.2: Các thông số kỹ thuật một số loại DDR1 SDRAM Standard Core Clock Module Bandwidth Data Clock Name Frequency Cycle Name transfers Frequency DDR-200 100 MHz 10 ns PC-1600 1.6 GB/s 200 MT/s 100 MHz DDR-266 133 MHz 7.5 ns PC-2100 2.1 GB/s 266 MT/s 133 MHz DDR-333 166 MHz 6.0 ns PC-2700 2.6 GB/s 333 MT/s 166 MHz DDR-400 200 MHz 5.0 ns PC-3200 3.2 GB/s 400 MT/s 200 MHz DDR-533 266 MHz 3.75 ns PC-4200 4.2 GB/s 533 MT/s 266 MHz
17. DDR2 SDRAM (Double Data Rate two SDRAM) 01 v Vấn đề tốc độ? ± Nâng cao tốc độ bộ nhớ, ± Hỗ trợ băng thông cao hơn Cải tiến thiết kế DDR2 ± Giảm năng lượng tiêu thụ Core Frequency = 100 MHz Clock Freq = 200 MHz Data Freq = 400 MHz Ma trận Bộ tiền nạp Đệm các bit nhớ Data dữ liệu prefetch Memory cell array I/O Buffers 4 Tần số của bộ đệm dữ liệu gấp đôi tần số của DRAM Core w # DDR1: I/O buffer đồng bộ với xung của lõi. w Giải quyết sự không đồng bộ về nhịp đồng hồ? · Bộ tiền nạp DDR2 nạp 4bit dữ liệu với mỗi chu kỳ đồng hồ · Bộ đệm dữ liệu chỉ cần xử lý 2bit cho mỗi chu kỳ I/O · Vẫn truyền dữ liệu theo cả hai sườn xung. Ø Tốc độ truyền nhanh gấp 4 core, gấp 2 DDR1 ở cùng tốc độ xung
18. DDR2 SDRAM 01 4 Tích hợp cơ chế kết thúc bộ nhớ trong RAM ww DDR1 dùng mạch điều khiển trên mainboardDDR1 dùng mạch điều khiển trên mainboard xa bộ nhớ xa bộ nhớ ww On die On die  nâng cao tính toàn vẹn của tín hiệu.nâng cao tính toàn vẹn của tín hiệu.
19. DDR2 SDRAM 01 Ø Độ trễ CAS § CAS 3, 4, 5 cao hơn DDR1; trễ ghi = CAS-1 § Thời gian trễ khác nhau không nhiều: CAS2 của DDR400 ~ 10ns, CAS3 của DDR2/533 là 11.2 ns ? Ít ảnh hưởng (chỉ trong core), băng thông tổng vẫn tăng Ø Điện năng và năng lượng tiêu thụ giảm § Xung đồng hồ của core thấp hơn nếu ở cùng một tốc độ, § Giảm các quy trình công nghệ (90, 80nm), § Giảm điện áp làm việc xuống 1,8V (DDR1 2.5V) § Dung lượng bộ nhớ tăng, điện năng tiêu thụ cũng tăng § VD: 4GB DDR1 tiêu thụ 35-40W, 4GB DDR2 còn 25-30W § Giúp nâng cao tần số hoạt động của bộ nhớ.
20. DDR2 SDRAM 01 Ø Ảnh hưởng của bus hệ thống · Pentium 4: bus 200 MHz (FSB 800) · Athlon 64: điều khiển bộ nhớ được < 266 MHz của bộ đệm DDR2/533 tích hợp trong CPU · Giảm hiệu quả, ảnh hưởng tới băng · Giảm độ trễ, hiệu quả cao hơn thông · Chỉ dùng với DDR1 · Core 2 Duo hoạt động tốt với băng · Athlon64/X2/FX Socket AM2,  thông của DDR2 băng thông tốt hơn với DDR2 Bảng 5.3: Các thông số kỹ thuật một số loại DDR2 SDRAM Standard Core Clock Module Bandwidth Data Clock Name Frequency Cycle Name transfers Frequency DDR2-400 100 MHz 10 ns PC2-3200 3.2 GB/s 400 MT/s 200 MHz DDR2-533 133 MHz 7.5 ns PC2-4200 4.2 GB/s 533 MT/s 266 MHz DDR2-667 166 MHz 6.0 ns PC2-5300 5.3 GB/s 667 MT/s 333 MHz DDR2-800 200 MHz 5.0 ns PC2-6400 6.4 GB/s 800 MT/s 400 MHz DDR2-1066 266 MHz 3.75 ns PC2-8500 8.5 GB/s 1066 MT/s 533 MHz
21. DDR3 SDRAM (Double Data Rate three) 01 ± Bộ xử lý Quad CoreBộ xử lý Quad Core ± Agena và Phenom Agena và Phenom ± Chipset Bearlake Chipset Bearlake ± NVIDIA nForce 680iNVIDIA nForce 680i FSB 1066/ 1333 MHz DDR3DDR3 sẽ đáp ứng được các yêu cầu?
22. DDR3 SDRAM (Double Data Rate three) 01 4 CơCơ chếchế hoạthoạt độngđộng ± Bộ tiền nạp chuyển 8-bit từ Core sang bộ đệm, trong mỗi chu kỳ ± Lưu lượng dữ liệu tăng gấp đôi DDR2 (8-bit so với 4-bit) ở cùng một tần số.  độ trễ của DDR3 cao hơn của DDR2 ± Bộ đệm dữ liệu xử lý 4bit cho mỗi chu kỳ I/O ± Dữ liệu được truyền theo cả hai sườn xung, băng thông rộng hơn Core Frequency = 100 MHz Clock Freq = 400 MHz Data Freq = 800 MHz Ma trận Bộ tiền nạp Đệm các bit nhớ Data dữ liệu prefetch Memory cell array I/O Buffers v Lý thuyết, ở 100MHz DDR3 đạt tốc độ 800 MT/s, gấp đôi DDR2 - 400 MT/s, gấp 4 DDR1-200 MT/s ở cùng một nhịp đồng hồ.
23. DDR3 SDRAM 01 4 MôMô hìnhhình bộbộ nhớnhớ Fly-byFly-by ± Nâng cao tính toàn vẹn của tín hiệu, khi tốc độ bộ nhớ tăng v Mô hình T của DDR2 w Các tín hiệu được đưa xuống tất cả các chip T DRAM để xử lý, w Thời gian phân bổ dữ liệu cho từng chip dài v Mô hình Fly-by ± Các tín hiệu tạo thành một đường ống duy nhất chạy từ chip DRAM này sang chip khác. ± Rút ngắn thời gian phân bổ dữ liệu đến DRAM ± Các thuật toán ghi/đọc dữ liệu cũng được thay đổi để phù hợp với Fly-by. ± Đưa vào bộ điều khiển để đưa ra độ trễ tín hiệu Fly-by tự động ở mỗi chip DRAM.
24. DDR3 SDRAM 01 4 ĐộĐộ trễtrễ CAS:CAS: tăngtăng lênlên 5÷10 5÷10 Ø Tại sao độ trễ của DDR3 tăng lên (gấp 2) ? w Bộ tiền nạp của DDR3 nạp 8-bit, gấp đôi của DDR2 Ø Nâng timing bộ nhớ để giảm thời gian trễ 4 LàmLàm tươitươi tựtự độngđộng ASRASR (automatic self-refresh)(automatic self-refresh) ± Tần số làm tươi thấp hơn, nhưng vẫn giữ được tính ổn định cao. ± Cảm biến thông minh (tùy chọn) cho phép: w Tối thiểu hóa tần số refresh, w Ngừng kích hoạt và làm tươi những chip ở trạng thái nghỉ (idle) w Chỉ làm tươi theo chu kỳ với những DRAM đang hoạt động. ± # DDR1 và DDR2 refresh cho toàn bộ bộ nhớ, kể cả DRAM idle  DDR3 tiêu thụ điện năng ít hơn 25÷40%, RAM sẽ mát hơn.
25. DDR3 SDRAM 01 q DungDung lượnglượng bộbộ nhớnhớ w Dung lượng một chip tăng gấp đôi so với DDR2. w Từ 8MB ÷ 1GB,  dung lượng một thanh DDR3 có thể đạt đến 8GB Bảng 5.4: Các thông số kỹ thuật một số loại DDR3 SDRAM Standard Core Clock Module Bandwidth Data Clock Name Frequency Cycle Name transfers Frequency DDR3-800 100 MHz 10 ns PC3-6400 6.4 GB/s 800 MT/s 400 MHz DDR3-1066 133 MHz 7.5 ns PC3-8500 8.5 GB/s 1066 MT/s 533 MHz DDR3-1333 166 MHz 6.0 ns PC3-10600 10.7 GB/s 1333 MT/s 667 MHz DDR3-1600 200 MHz 5.0 ns PC3-12800 12.8 GB/s 1600 MT/s 800 MHz
26. Site Map 01 DDR 3 DDR 2 · 240 chân DDR · 240 chân · Core2 Duo, Quad SDRAM · 184 chân · FSB 533/800/ · FSB 1066/1333 · · FSB 1066/1333 · PC 800/1066 · 168 chân FSB 400/533/800 · PC200/266/333/400· PC 400/533/667/ · PC1333/1600 · FSB 66/100/133 · Pentium 4/ HT · Pentium 4/HT/EE · P35 · PC 66/100/133 · I845/ · PentiumD/Core · Dual Chnel DDR3 · P5, PII,III và P4 · I865/875/915/925 · I9x, P35 · I 430/440/8x · Dual Chanel DDR · Dual Chanel DDR2
27. LẮP ĐẶT 01 q Lựa chọn bộ nhớ:Lựa chọn bộ nhớ: § Dung lượng? § Công nghệ ? § Nhãn hiệu ! Dự tính cho việc nâng cấp q Thiết lập Dual chanel ?Thiết lập Dual chanel ? § DC = 2 khe cắm (cùng màu) § Nên cùng loại RAM § Dù có công nghệ Flex hỗ trợ
28. LẮP ĐẶT 01 SDRAM DDR 1 DDR 2 DDR 3 Chân 1 · Các chân tín hiệu ở cả 2 mặt module · Phân biệt bằng các vết khắc