›
›

Bài giảng Cấu trúc máy tính lập trình hợp ngữ - Tổ chức CPU

ppt 112 trang hapham 800
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Cấu trúc máy tính lập trình hợp ngữ - Tổ chức CPU", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

  • pptbai_giang_cau_truc_may_tinh_lap_trinh_hop_ngu_to_chuc_cpu.ppt

Nội dung text: Bài giảng Cấu trúc máy tính lập trình hợp ngữ - Tổ chức CPU

  1. Chương 2 : Tổ chức CPU Mục tiêu : Nắm được chức năng của CPU Hiểu được các thành phần bên trong CPU. Nắm được cách CPU giao tiếp với thiết bị ngoại vi. Biết được các đặc tính của CPU họ Intel Chuong 2 : Tổ chức CPU 1
  2. 2.1 Giới thiệu hệ thống số 2.2 Bộ xử lý trung tâm CPU 2.3 Hệ thống Bus 2.4 Bộ thanh ghi 2.5 Cơ chế định vị địa chỉ 2.6 Các đặc tính thiết kế liên quan đến hiệu suất CPU họ Intel 2.7 Các đặc trưng của CPU họ Intel 2.8 Câu hỏi ơn tập Chuong 2 : Tổ chức CPU 2
  3. 2.1 Hệ thống số Cơ số dạng ký số và ký tự biểu diễn số Hệ đếm số ký số nhị phân 2 2 0 1 Ex : 1010b bát phân 8 8 0 1 2 3 4 5 6 7 Ex : 24o thập phân 10 10 0 1 2 3 4 5 6 7 8 9 Ex : 12d thập lục 16 16 0 1 2 3 4 5 6 7 8 9 A B C D E F phân Ex : 3F8h Chuong 2 : Tổ chức CPU 3
  4. Hệ thống số Hệ thống số là gì ? Vào thờI điểm đĩ, việc dùng các que để đểm là 1 ý tưởng vĩ đại!! Cịn việc dùng các ký hiệu thay cho các que đếm cịn vĩ đại hơn!!!! Một trong các cách để biểu diễn 1 số hiện nay là sử dụng hệ thống số đếm decimal. Cĩ nhiều cách để biểu diễn 1 giá trị số. Ngày xưa, con ngườidùng các que để đếm sau đĩ đã học vẽ các hình trên mặtđất và trên giấy. thí dụ số 5 lần đầu được biểu diễn bằng | | | | | (bằng 5 que). Sau đĩ chữ số La Mã bắt đầu dùng các ký hiệu khác nhau để biểu diễn nhiều số gọn hơn. Thí dụ số 3 vẫn biểu diễn bởI 3 que | | | nhưng số 5 thì được thay bằng V cịn số 10 thì thay bằng X. Chuong 2 : Tổ chức CPU 4
  5. Hệ thống số Sử dụng que để đếm là 1 ý nghĩa vĩ đạI ở thời điểm này.Và việc dùng các ký hiệu để thay cho các que đếm càng vĩ đại hơn!!!. Một trong những cách tốt nhất hiện nay là dùng hệ thống số thập phân (decimal system). Chuong 2 : Tổ chức CPU 5
  6. Decimal System Con người ngày nay dùng hệ 10 để đếm.Trong hệ 10 cĩ 10 digits 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 Những ký số này cĩ thể biểu diễn bất kỳ 1 giá trị nào, thí dụ : 754 Chuong 2 : Tổ chức CPU 6
  7. Vị trí của từng ký số rất quan trọng, thí dụ nếu ta đặt "7" ở cuối thì: 547 nĩ sẽ là 1 giá trị khác : Chuong 2 : Tổ chức CPU 7
  8. Binary System MT khơng thơng minh như con ngườI,nĩ dùng trạng thái của điện tử : on and off, or 1 and 0. MT dùng binary system, binary system cĩ 2 digits: 0, 1 Như vậy cơ số (base) là 2. Mỗi ký số (digit) trong hệ binary number được gọi là BIT, 4 bits nhĩm thành 1 NIBBLE, 8 bits tạo thành 1 BYTE, 2 bytes tạo thành 1 WORD, 2 words tạo thành 1 DOUBLE WORD (ít dùng): Chuong 2 : Tổ chức CPU 8
  9. Hexadecimal System Hexadecimal System Hexadecimal System dùng 16 digits: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F do đĩ cơ số (base) là 16. Hexadecimal numbers are compact and easy to read. Ta dễ dàng biến đốI các số từ binary system sang hexadecimal system and và ngược lại, mỗi nibble (4 bits) cĩ thể biến thành 1 hexadecimal digit : Ex : 1234h = 4660d Chuong 2 : Tổ chức CPU 9
  10. Các phép tốn trong hệ nhị phân cộng : 0 + 0 = 0 0 + 1 = 1 1+ 0 = 1 1 + 1 = 0 nhớ 1 trừ : 0 - 0 = 0 0 - 1 = 1 mượn 1 1 – 0 = 1 1- 1=0 Nhân : cĩ thể coi là phép cộng liên tiếp Chia : cĩ thể coi là phép trừ liên tiếp Chuong 2 : Tổ chức CPU 10
  11. Các phép tốn trong hệ nhị phân Bảng phép tính Logic cho các số nhị phân A B A and A or A xor Not A B B B 0 0 0 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 Chuong 2 : Tổ chức CPU 11
  12. Chuyển hệ từ 10 ➔ hệ 2 Đổi từ hệ 10 ➔ hệ 2 : Ex : 12d = 1100b Cách đổi : lấy số cần đổi chia liên tiếp cho 2, dừng khi số bị chia bằng 0. Kết quả là các số dư lấy theo chiều ngược lại. 12 : 2 = 6 0 6 : 2 = 3 0 3 : 2 = 1 1 1 : 2 = 0 dừng 1 Chuong 2 : Tổ chức CPU 12
  13. Chuyển hệ từ hệ 2 ➔ hệ 10 Đổi từ hệ 2 ➔ hệ 10 : Ex : 1100b = ?d i Cách đổi :  ai*2 với i 0 n a là ký số của số cần đổi. 3 2 1 0 1*2 +1*2 +0*2 +0*2 = 12d a Chuong 2 : Tổ chức CPU 13
  14. Chuyển hệ từ hệ 10 ➔ hệ 16 Đổi từ hệ 10 ➔ hệ 16 : Ex : 253d = ?h Cách đổi : lấy số cần đổi chia liên tiếp cho 16, dừng khi số bị chia = 0. Kết quả là chuổi số dư lấy theo chiều ngược lại. 253d = FDh Chuong 2 : Tổ chức CPU 14
  15. Chuyển hệ từ hệ 2 ➔ hệ 16 Đổi từ hệ 2 ➔ hệ 16 : Ex : 101011010b = ?h Cách đổi : nhĩm 4 chữ số nhị phân thành từng nhĩm, rồi chuyển đổi từng nhĩm sang số hệ thập lục phân. 000101011010d = 15Ah 1 5 A Chuong 2 : Tổ chức CPU 15
  16. 2.2 Bộ xử lý trung tâm CPU Chuong 2 : Tổ chức CPU 16
  17. 2.2 Bộ xử lý trung tâm CPU CPU (Central Processing Unit) Bộ xử lý trung tâm – Chức năng : thực hiện chương trình lưu trong bộ nhớ chính bằng cách lấy lệnh ra - khảo sát - thực hiện lần lượt các lệnh. Mỗi CPU cĩ 1 tập lệnh riêng. Chương trình được thực thi ở CPU nào sẽ chỉ gồm các lệnh trong tập lệnh của CPU đĩ. CPU gồm 1 số bộ phận tách biệt : Bộ điều khiển lấy lệnh ra từ bộ nhớ và xác định kiểu lệnh. Bộ luận lý và số học (ALU) thực hiện phép tốn như cộng, and. Các thanh ghi (Registers) : lưu kết quả tạm thời và các thơng tin điều khiển.CPU giao tiếp với các bộ phận khác trong máy tính thơng qua các tuyến gọi là Bus Chuong 2 : Tổ chức CPU 17
  18. CPU (cont) ◼ Các nhà chế tạo CPU qui định tốc độ thực hiện của từng chip phù hợp với nhịp tim của chip đĩ (clock speed) tốc độ đồng hồ, nhịp đồng hồ. ◼ Đơn vị đo tốc độ của chip CPU là Mhz cho biết chip đập bao nhiêu nhịp trong 1 s. Ex : CPU 500Mhz. Chuong 2 : Tổ chức CPU 18
  19. Sơ đồ khối đọc, phân tích lệnh , ra lệnh cho CPU các đơn vị Main Memory chức năng Control Unit thực hiện Cĩ 2 tác vụ : Đọc /Ghi 2 loại dữ liệu: ALU 1) Data : số liệu đầu vào, kết quả, dữ liệu trung gian 2) Chương trình Registers Phép tốn: số học, luận lý, so sánh, dịch, Đơn vị giao tiếp – IO Card quay,xử lý bit IO Device Chuong 2 : Tổ chức CPU 19
  20. Chu kỳ lệnh Một chu kỳ thực hiện lệnh máy gồm 3 giai đoạn chính sau : 1. Lấy lệnh : lệnh cất ở ơ nhớ sẽ được lấy vào thanh ghi lệnh. 2. Giải mã và thực hiện lệnh : lệnh trong thanh ghi lệnh sẽ được giải mã và thực hiện theo mơ tả của lệnh trong tập lệnh. 3. Xác định địa chỉ của lệnh tiếp theo : trong khi lệnh được thực hiện, giá trị của bộ đếm chương trình sẽ tự động tăng lên chỉ đến ơ nhớ chứa lệnh sẽ được thực hiện tiếp theo. Chu kỳ lệnh được xây dựng từ những đơn vị cơ bản là chu kỳ máy. Chuong 2 : Tổ chức CPU 20
  21. Chu kỳ máy Chu kỳ máy là chu kỳ của 1 hoạt động cơ bản của máy tính như : ◼ Chu kỳ đọc bộ nhớ ◼ Chu kỳ ghi bộ nhớ ◼ Chu kỳ đọc tốn hạng ◼ Chu kỳ ghi kết quả Clock : xung làm nhiệm vụ định thì cho mạch tuần tự. Chuong 2 : Tổ chức CPU 21
  22. Thực hiện lệnh CPU thực hiện lệnh tuần tự theo chuổi các bước : ◼ Lấy lệnh kế từ bộ nhớ.→ thanh ghi lệnh. ◼ Thay đổi PC để chỉ đến lệnh kế tiếp. ◼ Xác định kiểu lệnh vừa lấy ra. ◼ Xác định kiểu dữ liệu vừa yêu cầu và xác định vị trí dữ liệu trong bộ nhớ. ◼ Nếu lệnh cần dữ liệu trong bộ nhớ, nạp nĩ vào thanh ghi của CPU Chuong 2 : Tổ chức CPU 22
  23. Thực hiện lệnh (cont) ◼ Thực hiện lệnh ◼ Lưu kết quả ở nơi thích hợp. . ◼ Trở về bước 1 để thực hiện lệnh kế. Chuong 2 : Tổ chức CPU 23
  24. Sự phân phối thời gian cho 2 quá trình lấy lệnh và thi hành lệnh của CPU thường và CPU đường ống Lấy lệnh LỆNH 1 LỆNH 2 LỆNH 3 Thi hành LỆNH 1 LỆNH 2 LỆNH 3 lệnh CPU thường Lấy lệnh LỆNH 1 LỆNH 2 LỆNH 3 Thời gian tiết kiệm được Thi LỆNH 1 LỆNH 2 LỆNH 3 hành lệnh CPU dùng cơ cấu đường ống (piple line) Chuong 2 : Tổ chức CPU 24
  25. Hệ đa bộ xử lý (MultiProccessor) Shared CPU CPU CPU CPU memory Bus Hệ MultiProccessor sử dụng 1 đường Bus Chuong 2 : Tổ chức CPU 25
  26. Hệ đa bộ xử lý (MultiProccessor) Local Memory Shared CPU CPU CPU CPU memory Bus Hệ MultiProccessor sử dụng nhiều bộ nhớ cục bộ Chuong 2 : Tổ chức CPU 26
  27. Bus Bus là các đường truyền. Thơng tin sẽ được chuyển qua lại giữa các thành phần linh kiện thơng qua mạng lưới gọi là các Bus. Chuong 2 : Tổ chức CPU 27
  28. 2.3 Hệ thống Bus Các thiết bị ngoại vi kết nối với hệ thống nhờ các khe cắm mở rộng (expansion slot). Bus hệ thống (Bus system) sẽ kết nối tất cả các thành phần lại với nhau. Cĩ 3 loại bus :bus dữ liệu (data bus), bus địa chỉ (address bus) và bus điều khiển (control bus). Chuong 2 : Tổ chức CPU 28
  29. Các loại Bus Address Bus : nhĩm đường truyền nhận diện vị trí truy xuất trong thiết bị đích : thơng tin được đọc từ đâu hoặc ghi vào đâu. Data Bus : nhĩm đường truyền để tải data thực sự giữa các thiết bị hệ thống do địa chỉ trên address bus đã xác định. Độ rộng của data bus (số đường dây dẫn) xác định data trong mỗi lần truyền là bao nhiêu. Control Bus : nhĩm đường truyền cho các tín hiệu điều khiển như : tác vụ là đọc hay ghi, tác vụ thực thi trên bộ nhớ hay trên thiết bị ngoại vi, nhận dạng chu kỳ bus và khi nào thì hồn tất tác vụ Chuong 2 : Tổ chức CPU 29
  30. Minh họa hệ thống Bus Address bus CPU Memory Data bus Control bus IO devices Chuong 2 : Tổ chức CPU 30
  31. A Typical Output Port Chuong 2 : Tổ chức CPU 31
  32. An Input and an Output Device That Share the Same Address (a Dual I/O Port) Chuong 2 : Tổ chức CPU 32
  33. Connection of the PCI and ISA Busses in a Typical PC Industry Standard Architecture Peripheral Component Interconnect Chuong 2 : Tổ chức CPU 33
  34. PCI local bus n. Short for Peripheral Component Interconnect local bus. A specification introduced by Intel Corporation that defines a local bus system that allows up to 10 PCI-compliant expansion cards to be installed in the computer. A PCI local bus system requires the presence of a PCI controller card, which must be installed in one of the PCI-compliant slots. Optionally, an expansion bus controller for the system’s ISA, EISA, or Micro Channel Architecture slots can be installed as well, providing increased synchronization over all the system’s bus-installed resources. The PCI controller can exchange data with the system’s CPU either 32 bits or 64 bits at a time, depending on the implementation, and it allows intelligent, PCI-compliant adapters to perform tasks concurrently with the CPU using a technique called bus mastering. The PCI specification allows for multiplexing, a technique that permits more than one electrical signal to be present on the bus at one time. Chuong 2 : Tổ chức CPU 34
  35. Bus PCI PCI chuẩn nốI ghép các thiết bị ngọai vi với bộ VXL tốc độ cao của Intel như 486/Pentium •Tốc độ tối đa 33MHz •Data bus 32 bits và 64 bits •Hỗ trợ cho 10 thiết bị ngoại vi •Plug and Play Chuong 2 : Tổ chức CPU 35
  36. Plug and Play 1.Cả BIOS trên mainboard và Card bổ sung đều khơng phảI là Plug and Play. 2. BIOS trên mainboard Plug and Play nhưng Card bổ sung thì khơng ➔ phần mềm cài đặt sẽ giúp sắp xếp địa chỉ I/O, IRQ và các kênh DMA. 3. BIOS trên mainboard và Card bổ sung là Plug and Play ➔ cấu hình tự động thực hiện mọi cơng việc. Chuong 2 : Tổ chức CPU 36
  37. AGP Bus Interface Accelerated Graphic Port Chuong 2 : Tổ chức CPU 37
  38. AGP (Accelerated Graphics Port) Acronym for Accelerated Graphics Port. A high-performance bus specification designed for fast, high-quality display of 3-D and video images. Developed by Intel Corporation, AGP uses a dedicated point-to-point connection between the graphics controller and main system memory. This connection enables AGP-capable display adapters and compatible chip sets to transfer video data directly between system memory and adapter memory, to display images more quickly and smoothly than they can be displayed when the information must be transferred over the system’s primary (PCI) bus. AGP also allows for storing complex image elements such as texture maps in system memory and thus reduces the need for large amounts of memory on the adapter itself. AGP runs at 66 MHz— twice as fast as the PCI bus—and can support data transfer speeds of up to 533 Mbps Chuong 2 : Tổ chức CPU 38
  39. Độ rộng Bus Độ rộng bus chính là số đường dây dẫn hợp thành bus. Với address bus : trên mỗi đường dây chỉ cĩ thể cĩ 1 trong 2 trạng thái 0 hoặc 1 nên bus cĩ độ rộng n thì cĩ thể nhận biết được 2n địa chỉ. Với data bus : được thiết kế theo nguyên tắc là bội của 8 (8,16,32,64 bit) như thế mỗi lần truyền 1 byte/2 bytes/4 bytes tùy theo máy. Bề rộng Data bus càng lớn thì data truyền càng nhanh. Chuong 2 : Tổ chức CPU 39
  40. Bus PC/XT cĩ khe cắm 62 chân bao gồm : Data bus D0-D7 Adrress Bus A0-A19 Các tín hiệu điều khiển . Bus PC/AT : bus XT + 36 chân nữa để làm việc vớI data bus 16 bit, bus địa chỉ 24 bit. 36 chân bổ sung được dùng làm các đường dữ liệu D8-D15, các đường địa chỉ A21-A23, D0-D7 : là bus dữ liệu 8 bit, 2 chiều nối giữa bộ VXL với bộ nhớ, I/O. Chuong 2 : Tổ chức CPU 40
  41. Nhược điểm của Bus ISA Data bus bị hạn chế ở 16 bits ➔ khơng thể phốI hợp vớI data bus 32 bits của bộ VXL 386/486/Pentum. Address bus địa chỉ 24 bits giới hạn khả năng truy cập bộ nhớ cực đại qua khe cắm mở rộng 16MB ➔ khơng thể phối hợp được với bus địa chỉ 32 bit của 386/486/Pentium. Chuong 2 : Tổ chức CPU 41
  42. Chu kỳ Bus Mỗi chu kỳ bus là 1 tác vụ xãy ra trên bus để truyền tải data. Mỗi lần CPU cần lệnh (hoặc data) từ bộ nhớ hoặc I/O, chúng phải thực thi 1 chu kỳ bus để cĩ được thơng tin hoặc ghi thơng tin ra bộ nhớ hoặc ra I/O. Mỗi chu kỳ bus gồm 2 bước : bước 1 : gửi địa chỉ bước 2 : truyền data từ địa chỉ đã được định vị. Chuong 2 : Tổ chức CPU 42
  43. 4 chu kỳ bus cơ bản : đọc bộ nhớ (memory Read) ghi bộ nhớ (memory Write) đọc I/O (I/O Read) ghi I/O (I/O Write). Các tín hiệu cần thiết để thực hiện các chu kỳ bus được sinh ra bởi CPU hoặc DMA Controller hoặc bộ làm tươi bộ nhớ. Chuong 2 : Tổ chức CPU 43
  44. Chu kỳ Bus Mỗi chu kỳ Bus địi hỏi tối thiểu trọn vẹn 2 xung đồng hồ hệ thống. Đây là mốc tham chiếu theo thời gian để đồng bộ hố tất cả các tác vụ bên trong máy tính. Xung đầu tiên gọi là Address time , địa chỉ truy xuất sẽ được gửi đi cùng với tín hiệu xác định loại tác vụ sẽ được thực thi (đọc/ghi/đến mem/đến I/O). Chuong 2 : Tổ chức CPU 44
  45. Chu kỳ Bus Cuối xung thứ 2, CPU sẽ kiểm tra đường tín hiệu Ready. Nếu thiết bị cần truy xuất sẵn sàng đáp ứng tác vụ, thiết bị này sẽ kích 1 tín hiệu lên đường Ready để báo cho CPU biết và chu kỳ bus hồn tất. Khi 1 thiết bị khơng sẵn sàng, khơng cĩ tín hiệu trên đường Ready, CPU phải chờ, cĩ thể phải tiêu tốn thêm 1 hay nhiều xung clock. Chuong 2 : Tổ chức CPU 45
  46. Chu kỳ Bus (cont) Data2 Add1 Data1 Add2 Ready Chu kỳ bus Chu kỳ Bus khi khơng cĩ trạng thái chờ Add2 Data2 Add1 Data1 Chu kỳ Bus khi cĩ trạng thái chờ InactiveReady Chu kỳ bus Chuong 2 : Tổ chức CPU 46
  47. Chu kỳ Bus (cont) Chú ý : Trong 1 số hệ thống, cho phép ta Setup một số wait states trong phần Extend Setup của Bios. Nếu ta cho giá trị này nhỏ thì cĩ thể ngoại vi khơng theo kịp CPU và hệ thống bị treo. Cịn nếu cho giá trị này lớn thì tốc độ chung của hệ thống bị chậm lại. Wait states mặc định là 4 cho các vỉ mạch 8 bit và là 1 cho các vĩ mạch 16 bit. tốc độ truyền tải tối đa : tốc độ truyền tải = tốc độ bus (MHz) x số bytes trong 1 lần truyền /số chu kỳ xung clock cho mỗi lần truyền Chuong 2 : Tổ chức CPU 47
  48. 2.4 Hệ thống thanh ghi Là các phần tử cĩ khả năng lưu trữ thơng tin với dung lượng 8, 16 , 32, 64 bit. Được xây dựng từ các FlipFlop nên cĩ tốc độ truy xuất rất nhanh. Phân loại thanh ghi : Thanh ghi tổng quát : chủ yếu dùng để lưu trữ dữ liệu trong quá trình thực thi CT, nhưng mỗi thanh ghi cịn cĩ 1 số chức năng riêng. Thanh ghi điều khiển : các bit của nĩ qui định tác vụ của các đơn vị chức năng của MT. Thanh ghi trạng thái : lưu trữ thơng tin mơ tả trạng thái. Chuong 2 : Tổ chức CPU 48
  49. AX Register 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 AH AL Thanh ghi AX (Accumulator register) : thanh ghi tích luỹ, dài 16 bit nhưng nĩ cũng cĩ thể chia làm 2 thanh ghi 8 bit AH và AL AX ngồi chức năng lưu trữ dữ liệu, nĩ cịn được CPU dùng trong phép tốn số học như nhân, chia. Chuong 2 : Tổ chức CPU 49
  50. AX Register 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 AH AL Thanh ghi AH là nửa cao của thanh ghi AX Thanh ghi AL là nửa thấp của thanh ghi AX Thí dụ nếu AX=1234h thì AH=12H AL=34h Chuong 2 : Tổ chức CPU 50
  51. BX Register 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 BH BL Thanh ghi BX (Base register) : dài 16 bit nhưng nĩ cũng cĩ thể chia làm 2 thanh ghi 8 bit BH và BL BX lưu giữ địa chỉ của 1 thủ tục hay biến, nĩ cũng được dùng thực hiện các phép dời chuyển số học và dữ liệu. Chuong 2 : Tổ chức CPU 51
  52. DX Register 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 DX DH DL Thanh ghi DX (Data register) : dài 16 bit nhưng nĩ cũng cĩ thể chia làm 2 thanh ghi 8 bit DH và DL Thanh ghi DX : cĩ vai trị đặc biệt trong phép nhân và phép chia ngồi chức năng lưu trữ dữ liệu. Ex : khi nhân DX sẽ lưu giữ 16 bit cao của tích. Chuong 2 : Tổ chức CPU 52
  53. CX Register 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 CX CH CL CX (Counter register) : thanh ghi này dùng làm bộ đếm trong các vịng lặp. Các lệnh tự động lặp lại và sau mỗi lần lặp giá trị của CX tự động giảm đi 1. CL thường chứa số lần dịch, quay trong các lệnh dịch, quay thanh ghi CX dài 16 bit, nĩ cũng cĩ thể chia làm 2 thanh ghi 8 bit là CH và CL Chuong 2 : Tổ chức CPU 53
  54. Các thanh ghi Segment CPU cĩ 4 thanh ghi segment dài 16 bit, các thanh ghi này khơng thể chia làm 2 thanh ghi 8 bit như 4 thanh ghi AX,BX,CX và DX. Các thanh ghi đoạn được sử dụng như là địa chỉ cơ sở của các lệnh trong chương trình, stack và dữ liệu. 4 thanh ghi đoạn : CS (Code Segment), DS (Data Segment), SS (Stack Segment) và ES (Extra Segment). CS : chứa địa chỉ bắt đầu của code trong chương trình. DS : chứa địa chỉ của các biến khai báo trong chương trình. SS : chứa địa chỉ của bộ nhớ Stack dùng trong chương trình ES : chứa địa chỉ cơ sở bổ sung cho các biến bộ nhớ. Chuong 2 : Tổ chức CPU 54
  55. Thanh ghi 32 bit ◼ Đối với một số CPU đời mới, cĩ các thanh ghi dài 32, 64 bit. Ta ghi thêm E đứng trước tên các thanh ghi 16 bit EAX, EBX, ECX, EDX Chuong 2 : Tổ chức CPU 55
  56. 2.5 Thanh ghi đoạn và sự hình thành địa chỉ 8088 sử dụng 20 bit để đánh địa chỉ bộ nhớ ➔ quản lý trên 1Mb bộ nhớ. Nhưng 8088 lại khơng cĩ thanh ghi nào 20 bit, tất cả là 16 bit do đĩ 1 thanh ghi chỉ cĩ thể đánh địa chỉ tối đa là 64 kB bộ nhớ. Như vậy phải kết hợp 2 thanh ghi mới địa chỉ hố tồn bộ bộ nhớ. 8088 sử 1 trong các thanh ghi dùng chung và 1 trong các thanh ghi đoạn (CS,DS,SS,ES) để tạo thành 1 địa chỉ 20 bit. Chuong 2 : Tổ chức CPU 56
  57. SỰ PHÂN ĐOẠN BỘ NHỚ CPU 8086 dùng phương pháp phân đọan bộ nhớ để quản lý bộ nhớ 1MB của nĩ. Địa chỉ 20 bit của bộ nhớ 1MB khơng thể chứa đủ trong các thanh ghi 16 bit của CPU 8086 ➔ bộ nhớ 1MB được chia ra thành các đoạn (segment) 64KB. Địa chỉ trong các đọan 64KB chỉ cĩ 16 bit nên CPU 8086 dễ dàng xử lý bằng các thanh ghi của nĩ. ➔ PHÂN ĐOẠN BỘ NHỚ : là cách dùng các thanh ghi 16 bit để biểu diễn cho địa chỉ 20 bit. Chuong 2 : Tổ chức CPU 57
  58. 2.5 Địa chỉ vật lý & địa chỉ luận lý Địa chỉ 20 bits được gọi là địa chỉ vật lý. Địa chỉ vật lý dùng như thế nào ? Dùng trong thiết kế các mạch giải mã địa chỉ cho bộ nhớ và xuất nhập. Cịn trong lập trình , địa chỉ vật lý khơng thể dùng được mà nĩ được thay thế bằng địa chỉ luận lý (logic). Chuong 2 : Tổ chức CPU 58
  59. Địa chỉ luận lý Địa chỉ của 1 ơ nhớ được xác định bởi 2 phần: Segment : offset Địa chỉ trong đoạn (độ dời) Địa chỉ đoạn Ex : B001:1234 Mỗi địa chỉ thành phần là 1 số 16 bit và được viết theo cách sau : Segment : offset Chuong 2 : Tổ chức CPU 59
  60. Sự hình thành địa chỉ Hãng Intel đề xuất 1 phương pháp để hình thành địa chỉ. Mỗi địa chỉ ơ nhớ được hình thành từ 1 phép tính tổng 1 địa chỉ cơ sở và 1 địa chỉ offset. Địa chỉ cơ sở lưu trong 1 thanh ghi segemnt, cịn địa chỉ offset nằm trong 1 thanh ghi chỉ số hay thanh ghi con trỏ. Phép cộng này sẽ tạo 1 địa chỉ 20 bit gọi là địa chỉ vật lý. Chuong 2 : Tổ chức CPU 60
  61. Thí dụ minh hoạ hình thành địa chỉ 15 0 Địa chỉ Offset 15 0 Địa chỉ segment 0 0 0 0 19 cộng 0 Địa chỉ vật lý 20 bit Chuong 2 : Tổ chức CPU 61
  62. Sự hình thành địa chỉ tuyệt đối địa chỉ segment địa chỉ Offset Gỉa sử ta cĩ địa chỉ 08F1 : 0100 địa chỉ tương đối CPU tự động lấy địa chỉ segment x 10 (hệ 16) thành 08F10 Sau đĩ nĩ cộng với địa chỉ Offset 0100 ➔ địa chỉ tuyệt đối : 09010 Chuong 2 : Tổ chức CPU 62
  63. Cách tính địa chỉ vật lý từ địa chỉ luận lý Địa chỉ vật lý = (segment*16) + offset Segment 0 + offset Địa chỉ vật lý Ex : tính địa chỉ vật lý tương ứng địa chỉ luận lý B001:1234 Địa chỉ vật lý = B0010h + 1234h = B1244h Chuong 2 : Tổ chức CPU 63
  64. Sự chồng chất các đoạn Địa chỉ segment hay cịn gọi là địa chỉ nền của đoạn. Nĩ cho biết điểm bắt đầu của đoạn trong bộ nhớ. Địa chỉ offset thể hiện khoảng cách kể từ đầu đọan của ơ nhớ cần tham khảo. Do offset dài 16 bit nên chiều dài tối đa của mỗi đọan là 64K. Chuong 2 : Tổ chức CPU 64
  65. Sự chồng chất các đoạn Trong mỗi đoạn, ơ nhớ đầu tiên cĩ offset là 0000h và ơ nhớ cuối cùng là FFFFh. Bộ nhớ segment 0000 offset Ơ nhớ cĩ 64KB địa chỉ segment: offset FFFF Chuong 2 : Tổ chức CPU 65
  66. Mỗi ơ nhớ chỉ cĩ địa chỉ vật lý nhưng cĩ thể cĩ nhiều địa chỉ luận lý. Ex : 1234:1234 Đều cĩ chung địa chỉ 1334:0234 vật lý 13574h 1304:0534 Tại sao ? Chuong 2 : Tổ chức CPU 66
  67. Để hiểu rõ tại sao ta hãy xét mối quan hệ giữa địa chỉ vật lý với segment và offset 0000: 00000h 0001: 00010h 0002: 00020h Phần chồng chập của 3 segment 0000,0001,0002 0FFFFh 1000Fh 1001Fh Chuong 2 : Tổ chức CPU 67
  68. Giải thích 0000:0000 ➔ 00000h Giữ nguyên phần segment, tăng phần offset lên 1 thành ra địa chỉ luận lý là 0000:0001 Địa chỉ vật lý tương ứng là 00001h Tương tự vớI địa chỉ luận lý là 0000:0002 ta cĩ địa chỉ vật lý là 00002h Khi offset tăng 1 đơn vị thì địa chỉ vật lý tăng 1 địa chỉ hoặc là tăng 1 byte. Như vậy cĩ thể xem đơn vị của offset là byte Chuong 2 : Tổ chức CPU 68
  69. Làm lại quá trình trên nhưng giữ nguyên phần offset chỉ tăng phần segment. 0001:0000 ➔ 00010h 0002:0000 ➔ 00020h Khi segment tăng 1 đơn vị thì địa chỉ vật lý tăng 10h địa chỉ hoặc là tăng 16 bytes Đơn vị của segemnt là paragraph Chuong 2 : Tổ chức CPU 69
  70. Ta thấy segment 0000 nằm ở đầu vùng nhớ nhưng segment 0001 bắt đầu cách đầu vùng nhớ chỉ cĩ 16 bytes, segment 0002 bắt đầu cách đầu vùng nhớ 32 bytes Phần chồng chập 3 segment 0000,0001,0002 trên hình vẽ là vùng bộ nhớ mà bất kỳ ơ nhớ nào nằm trong đĩ (địa chỉ vật lý từ 00020h đến 0FFFFh) đều cĩ thể cĩ địa chỉ luận lý tương ứng trong cả 3 segment. Chuong 2 : Tổ chức CPU 70
  71. Ex : ơ nhớ cĩ địa chỉ 0002Dh sẽ cĩ địa chỉ logic trong segment 0000 là 0000:002D Trong segment 0001 là 0001:001D Trong segment 0002 là 0002:000D ➔ nếu vùng bộ nhớ nào càng cĩ nhiều segment chồng chập lên nhau thì các ơ nhớ trong đĩ càng cĩ nhiều địa chỉ luận lý. Chuong 2 : Tổ chức CPU 71
  72. Một ơ nhớ cĩ bao nhiêu địa chỉ luận lý Một ơ nhớ cĩ ít nhất 1 địa chỉ luận lý và nhiều nhất là 65536/16 = 4096 địa chỉ luận lý Chuong 2 : Tổ chức CPU 72
  73. Các thanh ghi đoạn CS, DS, SS, ES ◼ 3 trong 4 thanh ghi đoạn được dùng trong các mục đích đặc biệt sau ◼ CS : xác định đoạn lệnh – nơi chứa chương trình được thi hành. ◼ DS : xác định đoạn dữ liệu – nơi chứa chương trình được thi hành. ◼ SS : xác định đoạn stack – vùng làm việc tạm thời dùng để theo dõi các tham số và các địa chỉ đang được chương trình hiện hành sử dụng. ◼ Cịn thanh ghi ES : trỏ đến đoạn thêm, thường được dùng để bổ sung cho đoạn dữ liệu → cĩ vùng nhớ >64k cho đoạn dữ liệu. Chuong 2 : Tổ chức CPU 73
  74. Các thanh ghi đoạn CS, DS, SS, ES ◼ 3 trong 4 thanh ghi đoạn được dùng trong các mục đích đặc biệt sau ◼ CS : xác định đoạn lệnh – nơi chứa chương trình được thi hành. ◼ DS : xác định đoạn dữ liệu – nơi chứa chương trình được thi hành. ◼ SS : xác định đoạn stack – vùng làm việc tạm thời dùng để theo dõi các tham số và các địa chỉ đang được chương trình hiện hành sử dụng. ◼ Cịn thanh ghi ES : trỏ đến đoạn thêm, thường được dùng để bổ sung cho đoạn dữ liệu → cĩ vùng nhớ >64k cho đoạn dữ liệu. Chuong 2 : Tổ chức CPU 74
  75. Thanh ghi trạng thái (thanh ghi cờ) ◼ Thanh ghi cờ là thanh ghi 16 bit nằm bên trong EU (Excution Unit). Tuy nhiên chỉ cĩ 9 trong 16 bit được sử dụng.7 bit cịn lại khơng dùng. 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 O D I T S Z A P C O OverFlow flag D : Direction flag I : Interrupt flag T : Trap flag S : Sign flag Z : Zero flag A : Auxiliary flag P : Parity flag C : Carry flag Chuong 2 : Tổ chức CPU 75
  76. Thanh ghi trạng thái (thanh ghi cờ) Giải thích : Cờ CF : chỉ thị cộng cĩ nhớ, trừ cĩ mượn. Cờ PF : On khi kết quả của tác vụ cĩ số bit 1 là số chẳn. Nếu số bit 1 là số lẻ thì PF là Off. Cờ AF : cĩ nhớ trong phép cộng hoặc cĩ mượn trong phép trừ với 4 bit thấp sang 4 bit cao. Cờ ZF : On khi tác vụ luận lý cho kết quả là 0. Cờ SF : bit cao nhất của kết quả sẽ được copy sang SF. SF =1 kết quả là số âm. SF = 0 khi kết quả là số dưong. Chuong 2 : Tổ chức CPU 76
  77. Thanh ghi trạng thái (thanh ghi cờ) Giải thích : Cờ OF : OF=1 khi kết quả bị tràn số (vượt quá khả năng lưu trữ ). Nếu kết quả khơng bị tràn thì OF=0. 3 bit cịn lại là 3 bit điều khiển : Cờ TF : báo CPU thi hành từng bước. Cung cấp cơng cụ debug chương trình. Cờ IF : IF=1 giúp 8086 nhận biết cĩ yêu cầu ngắt quãng cĩ che. Cờ DF : xác định hướng theo chiều tăng/giảm trong xử lý chuổi. 8086 cho phép User lập trình bật tắt các cờ CF,DF,IF,TF Chuong 2 : Tổ chức CPU 77
  78. Thanh ghi chỉ số (Index) 5 thanh ghi offset dùng để xác định chích xác 1 byte hay 1 word trong 1 đoạn 64K.Đĩ là : ◼ IP : thanh ghi con trỏ lệnh, cho biết vị trí của lệnh hiện hành trong đoạn lệnh. Con trỏ lệnh IP cịn được gọi là bộ đếm chương trình. Thường được dùng kết hợp với CS để theo dõi vị trí chính xác của lệnh sẽ được thực hiện kế tiếp. Chuong 2 : Tổ chức CPU 78
  79. Thanh ghi chỉ số (Index) ◼ Các thanh ghi con trỏ Stack : SP và BP, mỗi thanh ghi dài 16 bit. SP (Stack pointer) cho biết vị trí hiện hành của đỉnh Stack. BP (Basic Pointer) dùng để truy cập dữ liệu trong Stack. SI (source index) : trỏ đến ơ nhớ trong đoạn dữ liệu được định địa chỉ bởi thanh ghi DS. DI (destination) : chức năng tương tự SI. Hai thanh ghi này thường dùng trong xử lý chuổi. Chuong 2 : Tổ chức CPU 79
  80. ĐỊA CHỈ LUẬN LÝ VÀ THANH GHI Để tham khảo đến bộ nhớ trong chương trình, VXL 8086 cho phép sử dụng các địa chỉ luận lý 1 cách trực tiếp hoặc thơng qua các thanh ghi của nĩ. Thanh ghi đoạn dùng để chứa segment Thanh ghi tổng quát dùng để chứa địa chỉ trong đoạn offset Để tham khảo đến địa chỉ luận lý cĩ segment trong thanh ghi DS, offset trong thanh ghi BX, ta viết DS:BX Chuong 2 : Tổ chức CPU 80
  81. Ex : nếu lúc tham khảo DS = 2000h BX = 12A9h thì địa chỉ luận lý DS:BX chính là tham khảo đến ơ nhớ 2000:12A9 Chuong 2 : Tổ chức CPU 81
  82. Trong cách sử dụng địa chỉ luận lý thơng qua các thanh ghi cĩ 1 số cặp thanh ghi luơn phải dùng chung với nhau 1 cách bắt buộc : CS:IP lấy lệnh (địa chỉ lệnh sắp thi hành) SS:SP địa chỉ đỉnh Stack SS:BP thơng số trong Stack (dùng trong chương trình con) DS:SI địa chỉ chuổi nguồn ES:DI địa chỉ chuổi đích Chuong 2 : Tổ chức CPU 82
  83. Chương trình mà VXL 8086 thi hành thường cĩ 3 đọan : Đọan chương trình cĩ địa chỉ trong thanh ghi CS. Đọan dữ liệu cĩ địa chỉ trong thanh ghi DS. Đọan stack cĩ địa chỉ trong thanh ghi SS. Chuong 2 : Tổ chức CPU 83
  84. Các đặc tính của CPU Intel ◼ Hiệu quả của CPU thuộc họ Intel khi xử lý và chuyển giao thơng tin được xác định bởi các yếu tố sau : ◼ Tần số mạch xung đồng hồ của CPU. ◼ Độ rộng của Data bus ◼ Độ rộng của Address bus Chuong 2 : Tổ chức CPU 84
  85. Các đặc tính của CPU Intel ◼ Tần số mạch xung đồng hồ của CPU.càng nhanh thì tốc độ xử lý càng nhanh. ◼ Độ rộng của Data bus càng rộng thì càng nhiều data được chuyển giao trong 1 lần giao dịch. ◼ Độ rộng của Address bus càng rộng thì khả năng quản lý bộ nhớ càng lớn. Chuong 2 : Tổ chức CPU 85
  86. Các đặc tính của CPU Intel Data Bus Address bus Khả năng quản Loại CPU (bit) (bit) lý bộ nhớ 8088 8 20 1 MB 8086 16 20 1MB 80286 16 24 16Mb 80386 32 32 4 GB 80486 32 32 4 GB Pentium 64 32 4GB Chuong 2 : Tổ chức CPU 86
  87. Tĩm tắt CPU họ Intel ◼ CPU 80286 : Data bus 16 bit nên mỗi lần chuyển giao 2 bytes ➔ quản lý 16MB bộ nhớ. Chỉ cĩ khả năng thực hiện các phép tốn đối với các số nguyên, cĩ thể dùng tập lệnh 80286 để mơ phỏng các phép tốn số học dấu chấm động nhưng điều này sẽ làm giảm hiệu suất hệ thống. ◼Nếu muốn cĩ khả năng thực hiện các phép tốn dấu chấm động phải gắn CoProccessor 8087. 80286 làm việc theo 2 chế độ : chế độ thực và chế độ bảo vệ. Chuong 2 : Tổ chức CPU 87
  88. Tĩm tắt CPU họ Intel ◼ CPU 80386 : Data bus 32 bit nên cĩ thể quản lý 4GB bộ nhớ. Các thanh ghi dài 32 bit ➔ tăng độ chính xác của các phép tốn. Độ rộng Bus ➔ tăng tốc độ thực thi. CPU 80386 hồn tồn tương thích với các CPU trước nĩ. Chuong 2 : Tổ chức CPU 88
  89. Tĩm tắt CPU họ Intel ◼ CPU 80486 : cĩ bus 32 bit . 1 Coprocessor 387, bộ phận điều khiển Cache, 1 Cache 8K, dùng phối hợp tập lệnh rút gọn RISC và tập lệnh phức tạp CISC. CPU 80486 phần lớn các lệnh chỉ dùng 1 số ít xung. Sử dụng cơ chế đường ống cĩ khả năng xử lý 5 lệnh đồng thời : Lấy lệnh trước PreFetch Giải mã lần 1 Decode 1 Giải mã lần 2 Decode 2 Thực thi lệnh Execution Ghi lại trạng thái. WriteBack Chuong 2 : Tổ chức CPU 89
  90. RISC & CISC ◼ Nguyên lý CISC : Complex Intruction Set Computer ◼ Tập lệnh khá lớn >300 lệnh ◼ Khả năng định vị phức tạp ◼ Một số lệnh cần phải vi lệnh hố quá nhiều lệnh ➔ nạp lâu ➔ làm chậm hệ thống lệnh phức tạp➔ nên time giải mã lệnh nhiều khi lớn hơn time thực thi. Chỉ cĩ hơn 20% lệnh thường dùng tới Chuong 2 : Tổ chức CPU 90
  91. RISC & CISC ◼ Nguyên lý RISC : tập lệnh thu gọn Reduce Intruction Set Computer tập lệnh nhỏ ➔ thi hành ngay khơng cần giải mã. lệnh làm việc theo cơ chế đường ống (pipeline). Chuong 2 : Tổ chức CPU 91
  92. CPU Pentium ◼ 3 thành phần gĩp sức tăng tốc độ xử lý của Pentium : ◼ Đơn vị tính tốn số nguyên supercallar ◼ Bộ nhớ Cache cấp 1 ở bên trong CPU. ◼ Đơn vị tính tốn số chấm động supercallar Chuong 2 : Tổ chức CPU 92
  93. SƠ ĐỒ KHỐI PENTIUM Bộ xử lý dấu chấm động Registers Vùng đệm đích Rẽ nhánh U Pipeline của ALU Cache Hàng nhặt sớm Data Cache lệnh registers 8K 8K V Pipeline của ALU BIU Quản lý Bus Chuong 2 : Tổ chức CPU 93
  94. Câu hỏi ơn tập ◼ Bus là gì? Trong các loại Bus, Bus nào là Bus 2 chiều. ◼ Cho 1 ơ nhớ cĩ địa chỉ vật lý là 1256H, cho biết địa chỉ dạng segment:offset với các đoạn 1256H và 1240H. ◼ Ơ nhớ cĩ địa chỉ vật lý 80FD2H, ở trong đoạn nào thì nĩ cĩ offset = BFD2H? ◼ Xác định địa chỉ vật lý của ơ nhớ cĩ địa chỉ logic 0A51H:CD90H Chuong 2 : Tổ chức CPU 94
  95. Câu hỏi ơn tập ◼ Thế nào là biên giới đoạn? ◼ Sự khác nhau cơ bản giữa bộ vi xử lý 8086 và 80286? ◼ Thuyết minh trình tự CPU thực hiện câu lệnh Mem(b)  Not Mem(a) ◼ Chu kỳ lệnh, chu kỳ máy. Cho biết quan hệ giữa chu kỳ clock, chu kỳ máy và chu kỳ lệnh. ◼ Quan hệ giữa tập lệnh và kiến trúc của CPU Chuong 2 : Tổ chức CPU 95
  96. Câu hỏi ơn tập ◼ Giải thích tại sao khi tăng tần số xung clock, giảm chu kỳ wait state của bộ nhớ, thêm cache cho CPU lại làm cho hệ thống chạy với hiệu suất cao hơn. ? ◼ Trình bày chiến lược chính lưu trữ thơng tin trong Cache? ◼ Tính tốc độ chuyển giao dữ liệu của máy tính cĩ CPU 486DX-66MHz và máy Pentium 100MHz. ◼ Phân biệt RISC và CISC. ◼ Trình bày cơ chế đường ống trong thực thi của CPU Chuong 2 : Tổ chức CPU 96
  97. Bus ISA-8 bits : a. chạy ở tốc độ đồng hồ là 8 MHz truyền tải dữ liệu tối đa 8 MB/s. b. chạy ở tốc độ đồng hồ là 4.77 MHz truyền tải dữ liệu tối đa 6MB/s. c. chạy ở tốc độ đồng hồ là 4.77 MHz truyền tải dữ liệu tối đa 1MB/s. d. chạy ở tốc độ đồng hồ là 4.77 MHz truyền tải dữ liệu tối đa 12MB/s. Chuong 2 : Tổ chức CPU 97
  98. Bus ISA-16 bits : a. chạy ở tốc độ đồng hồ là 8➔12 MHz truyền tải dữ liệu tối đa 8 MB/s. b. chạy ở tốc độ đồng hồ là 32 MHz truyền tải dữ liệu tối đa 12MB/s. c. chạy ở tốc độ đồng hồ là 4.77 MHz truyền tải dữ liệu tối đa 12MB/s. d. chạy ở tốc độ đồng hồ là 16MHz truyền tải dữ liệu tối đa 12MB/s. Chuong 2 : Tổ chức CPU 98
  99. Bus PCI : a. truyền tải dữ liệu tối đa 528 MB/s. b. truyền tải dữ liệu tối đa 128MB/s. c. truyền tải dữ liệu tối đa 512MB/s. d. truyền tải dữ liệu tối đa 64MB/s. Chuong 2 : Tổ chức CPU 99
  100. Dẫn đầu về Chipset hiện cĩ trên thị trường là : a.AMD b.ALI c.Intel d.Mac Chuong 2 : Tổ chức CPU 100
  101. Hệ thống Bus là hệ thống xa lộ thơng tin bên trong PC giúp trao đổi: a.thơng tin giữa các máy tính b.dữ liệu giữa các thiết bị ngọai vi c. dữ liệu giữa bộ VXL và các thiết bị khác d. tất cả đều đúng Chuong 2 : Tổ chức CPU 101
  102. Mọi họat động của máy tính từ CPU đến bộ nhớ RAM và những thiết bị I/O đều phảI thơng qua sự nốI kết được gọi chung là : a.Chuẩn giao tiếp b.Bus c.BIOS d.CMOS Chuong 2 : Tổ chức CPU 102
  103. BÀI TẬP Bài 1 : Cho biết giá trị chuổi ‘XY’ được lưu trữ trong MT dướI dạng số hex và dạng số bin? Bài 2 : Cho biết giá trị ở hệ 10 của các số nguyên cĩ dấu sau : a.10000000b b.01111111b Bài 3 : Cho đoạn code sau : MOV AH,7F INT 20H MOV AX,1234 Hãy cho biết giá trị của MOV BH,AL các thanh ghi AX,BX ? MOV BL,AH Chuong 2 : Tổ chức CPU 103
  104. BÀI TẬP Bài 4: Cho đoạn code sau : MOV AL,81 ADD AL, 0FE INT 20H Giả sử các số đều là số cĩ dấu. Giải thích kết quả chứa trong thanh ghi AL khi đoạn code trên được thực thi. Sử dụng giá trị ở hệ 10 để giải thích. Chuong 2 : Tổ chức CPU 104
  105. BÀI TẬP Bài 5: Giả sử thanh ghi trong MT của bạn dài 24 bits, cho biết giá trị của số dương lớn nhất mà thanh ghi này cĩ thể chứa ở 2 hệ 2 và hệ 16? Bài 6 : Biến đổI địa chỉ sau thành địa chỉ tuyệt đối a. 0950:0100 b. 08F1:0200 Chuong 2 : Tổ chức CPU 105
  106. MAINBOARD Chuong 2 : Tổ chức CPU 106
  107. MAINBOARD Chuong 2 : Tổ chức CPU 107
  108. MAINBOARD Chuong 2 : Tổ chức CPU 108
  109. Chuong 2 : Tổ chức CPU 109
  110. Chuong 2 : Tổ chức CPU 110
  111. MAINBOARD Chuong 2 : Tổ chức CPU 111
  112. Chuong 2 : Tổ chức CPU 112